d觸發(fā)器原理-d觸發(fā)器電路圖

1、邊沿D觸發(fā)器:負跳沿觸發(fā)的主從觸發(fā)器工作時，在正跳沿前加入輸入信號。如果在CP高電平期間輸入端出現(xiàn)干擾信號，那么就有可能使觸發(fā)器的狀態(tài)出錯。而邊沿觸發(fā)器允許在CP觸發(fā)沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時間大大縮短，受干擾的可能性就降低了。邊沿D觸發(fā)器也稱為維持阻塞邊沿D觸發(fā)器。電路結構:該觸發(fā)器由6個與非門組成，其中G1和G2構成基本RS觸發(fā)器。D觸發(fā)器工作原理:SD和RD接至基本RS觸發(fā)器的輸入端，分別是預置和清零端，低

2、電平有效。當SD=0且RD=1時不論輸入端D為何種狀態(tài)，都會使Q=1，Q=0，即觸發(fā)器置1；當SD=1且RD=0時，觸發(fā)器的狀態(tài)為0SD和RD通常又稱為直接置1和置0端。我們設它們均已加入了高電平，不影響電路的工作。工作過程如下：1.CP=0時，與非門G3和G4封鎖，其輸出Q3=Q4=1，觸發(fā)器的狀態(tài)不變。同時，由于Q3至Q5和Q4至Q6的反饋信號將這兩個門打開，因此可接收輸入信號D，Q5=D，Q6=Q5=D。2.當CP由0變1時觸發(fā)器

3、翻轉。這時G3和G4打開，它們的輸入Q3和Q4的狀態(tài)由G5和G6的輸出狀態(tài)決定。Q3=Q5=D，Q4=Q6=D。由基本RS觸發(fā)器的邏輯功能可知，Q=D。3.觸發(fā)器翻轉后，在CP=1時輸入信號被封鎖。這是因為G3和G4打開后，它們的輸出Q3和Q4的狀態(tài)是互補的即必定有一個是0，若Q3為0，則經(jīng)G3輸出至G5輸入的反饋線將G5封鎖，即封鎖了D通往基本RS觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在0狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用故該反饋線稱

4、為置0維持線置1阻塞線。Q4為0時，將G3和G6封鎖，D端通往基本RS觸發(fā)器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發(fā)器維持在1狀態(tài)的作用，稱作置1維持線；Q4輸出至G3輸入的反饋線起到阻止觸發(fā)器置0的作用稱為置0阻塞線。因此，該觸發(fā)器常稱為維持阻塞觸發(fā)器。總之，該觸發(fā)器是在CP正跳沿前接受輸入信號，正跳沿時觸發(fā)翻轉，正跳沿后輸入即被封鎖三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱。與主從觸發(fā)器相比同工藝的邊沿觸發(fā)器有更強的抗干擾

5、能力和更高的工作速度。功能描述維持和阻塞D觸發(fā)器的電路和動態(tài)波形4.最高時鐘頻率：為保證由門G1～G4組成的同步RS觸發(fā)器能可靠地翻轉，CP高電平的持續(xù)時間應大于tPHL時鐘信號高電平的寬度tWH應大于tPHL。而為了在下一個CP上升沿到達之前確保門G5和G6新的輸出電平得以穩(wěn)定地建立，CP低電平的持續(xù)時間不應小于門G4的傳輸延遲時間和tset之和，即時鐘信號低電平的寬度tWL≥tsettpd，因此得到:在實際集成觸發(fā)器中，每個門傳輸時