基于fpga的數(shù)字密碼鎖設(shè)計(jì)【開(kāi)題報(bào)告】

1、<p><b>　　畢業(yè)論文開(kāi)題報(bào)告</b></p><p><b>　　電氣工程及其自動(dòng)化</b></p><p>　　基于FPGA的數(shù)字密碼鎖控制設(shè)計(jì)</p><p>　　一、課題研究意義及現(xiàn)狀</p><p>　　隨著人們生活水平的提高和安全意識(shí)的加強(qiáng)，對(duì)安全的要求也就越來(lái)越高。鎖自

2、古以來(lái)就是把守護(hù)門的鐵將軍，既要安全可靠的防盜，又要使用方便，這也是制鎖者長(zhǎng)期以來(lái)研制的主題。隨著電子技術(shù)的發(fā)展，各類電子產(chǎn)品應(yīng)運(yùn)而生，數(shù)字密碼鎖就是其中之一。</p><p>　　目前使用的數(shù)字密碼鎖大部分是基于單片機(jī)技術(shù)，以單片機(jī)為主要器件，其編碼器與解碼器的生成為軟件方式。基于現(xiàn)場(chǎng)可編程邏輯門陣列FPGA器件的電子密碼鎖，用FPGA器件構(gòu)造系統(tǒng)，使得系統(tǒng)的工作可靠性大為提高。由于FPGA具有現(xiàn)場(chǎng)可編程功能，

3、當(dāng)設(shè)計(jì)需要更改時(shí)，只需更改FPGA中的控制和接口電路，利用EDA工具將更新后的設(shè)計(jì)下載到FPGA中即可，無(wú)需更改外部電路的設(shè)計(jì)，大大提高了設(shè)計(jì)的效率。</p><p>　　當(dāng)前，數(shù)字應(yīng)用系統(tǒng)設(shè)計(jì)向小型化、快速化、大容量、重量輕的方向發(fā)展。FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA的

4、結(jié)構(gòu)一般分為三部分：可編程邏輯模塊、可編程I/O模塊和可編程內(nèi)部互連區(qū)IR。CLB的功能很強(qiáng)，不僅能夠?qū)崿F(xiàn)邏輯函數(shù)，還可以配置成RAM等復(fù)雜的形式?；赟RAM的FPGA器件工作前需要從芯片外部加載配置數(shù)據(jù)。配置數(shù)據(jù)可以存儲(chǔ)在片外的EPROM或者計(jì)算機(jī)上，設(shè)計(jì)人員可以控制加載過(guò)程，在現(xiàn)場(chǎng)修改器件的邏輯功能，即所謂現(xiàn)場(chǎng)可編程[1]。FPGA出現(xiàn)后受到電子設(shè)計(jì)工程師的普遍歡迎，發(fā)展十分迅速。</p><p>　　二、

5、課題研究的主要內(nèi)容和預(yù)期目標(biāo)</p><p><b>　　1．主要內(nèi)容</b></p><p>　　本次課題，主要研究的是如何利用FPGA技術(shù)設(shè)計(jì)一個(gè)數(shù)字密碼鎖的主控模塊，該模塊主要能實(shí)現(xiàn)如下幾個(gè)功能：密碼的存儲(chǔ)、數(shù)字顯示、密碼驗(yàn)證功能、報(bào)警功能和顯示功能。完成軟件編程的同時(shí)，對(duì)FPGA開(kāi)發(fā)板進(jìn)行調(diào)試，實(shí)現(xiàn)功能的仿真顯示。</p><p>&l

6、t;b>　　2．預(yù)期目標(biāo)</b></p><p>　　1)預(yù)期設(shè)計(jì)一個(gè)日常使用的數(shù)字密碼鎖 ，利用FPGA軟件編程實(shí)現(xiàn)數(shù)字密碼鎖的主控模塊。主控模塊設(shè)計(jì)中主要是設(shè)計(jì)密碼的存儲(chǔ)、數(shù)字顯示、密碼驗(yàn)證功能、報(bào)警功能和顯示功能，其中密碼存儲(chǔ)模塊是它的密碼規(guī)定電路，其功能有兩個(gè)：一個(gè)是將存儲(chǔ)的密碼輸出到比較模塊中與外部輸入的數(shù)字進(jìn)行比較操作，另一個(gè)是存儲(chǔ)用戶修改后的密碼。密碼驗(yàn)證功能，當(dāng)輸入的數(shù)字符合電路

7、中設(shè)定的數(shù)字時(shí)（即密碼對(duì)），顯示“0”表示輸入密碼正確，如果輸入的密碼是錯(cuò)誤的，則顯示“F”。并且該數(shù)字密碼鎖僅能允許接收三次錯(cuò)誤的密碼數(shù)字輸入，超過(guò)三次的錯(cuò)誤密碼數(shù)字后，電路不再接收密碼數(shù)字輸入，并觸發(fā)報(bào)警功能，用喇叭發(fā)出報(bào)警音響。</p><p>　　圖1 數(shù)字密碼鎖主要構(gòu)成框圖</p><p>　　2)可靠性、安全性等方面的考慮.由于數(shù)字鎖的密鑰量（密碼量）極大，可以與機(jī)械鎖配合使用

8、，并且可以避免因鑰匙被仿制而留下安全隱患。數(shù)字鎖只需記住一組密碼，免除了人們攜帶金屬鑰匙的煩惱，而被越來(lái)越多的人所欣賞。</p><p>　　數(shù)字密碼鎖的優(yōu)點(diǎn)：不用鑰匙，不用電源，不用電池，沒(méi)有廢棄污染物；全機(jī)械結(jié)構(gòu)，能承受相當(dāng)惡劣的外部環(huán)境，使用范圍廣；操作簡(jiǎn)單，開(kāi)鎖時(shí)間比較短，平均開(kāi)鎖時(shí)間約15秒；實(shí)際密碼量大保密性能高，試探開(kāi)鎖的概率幾乎為零；結(jié)構(gòu)簡(jiǎn)單，結(jié)實(shí)可靠。</p><p>　

9、　三、課題研究的方法及措施</p><p><b>　　1．研究方法</b></p><p>　　首先要對(duì)數(shù)字密碼鎖和FPGA進(jìn)行了解，這需要查閱一定的資料，清楚數(shù)字密碼鎖的原理，各項(xiàng)功能的實(shí)現(xiàn)，F(xiàn)PGA的硬件功能和其內(nèi)部的邏輯功能。因?yàn)楸敬窝芯客瓿傻闹饕菍?duì)數(shù)字密碼鎖的主控模塊進(jìn)行編程，其功能模塊主要分成分頻模塊、同步消抖模塊、使能電路模塊、反相電路模塊、密碼存儲(chǔ)模

10、塊、編碼模塊、比較模塊、計(jì)數(shù)選擇模塊、數(shù)碼管譯碼模塊、指示電路模塊和控制器模塊，那么要根據(jù)相關(guān)的資料對(duì)這些模塊進(jìn)行編譯。編譯通過(guò)后，先用軟件進(jìn)行仿真，查看其結(jié)果。如果仿真通過(guò)后，我設(shè)想是把程序下到FPGA開(kāi)發(fā)板中，通過(guò)對(duì)按鍵和顯示的設(shè)置，并用幾次不同的輸入密碼情況來(lái)驗(yàn)證程序的正確性，到達(dá)預(yù)期的效果。</p><p><b>　　2．研究措施</b></p><p>　

11、　1）收集查閱關(guān)于數(shù)字密碼鎖的相關(guān)資料，對(duì)FPGA的應(yīng)用設(shè)計(jì)情況進(jìn)行了熟悉了解；了解不同的設(shè)計(jì)實(shí)現(xiàn)方法，比較現(xiàn)有的相關(guān)方案，確定本課題研究和實(shí)現(xiàn)方案，然后對(duì)方案中的各單元進(jìn)行了必要的分析和研究。</p><p>　　2）對(duì)所研究的數(shù)字密碼鎖的功能進(jìn)行分類，具體分成密碼的存儲(chǔ)、數(shù)字顯示、密碼驗(yàn)證功能、報(bào)警功能和顯示功能，并對(duì)各個(gè)功能進(jìn)行軟件編程。</p><p>　　3）對(duì)各個(gè)功能模塊進(jìn)行具

12、體功能分類，研究各功能之間的關(guān)系，制成圖表，舉一反三。然后對(duì)各個(gè)功能模塊進(jìn)行軟件編譯。</p><p>　　4）完成了編程以后，要利用軟件的仿真功能對(duì)編完的程序進(jìn)行仿真，通過(guò)仿真得到的變化來(lái)初步判斷程序是否滿足預(yù)先所要求的功能。</p><p>　　5）通過(guò)軟件功能仿真后，根據(jù)結(jié)果進(jìn)行適當(dāng)調(diào)整和軟件調(diào)試，需要記錄過(guò)程和研究成果以及心得體會(huì)。</p><p>　　6）

13、如果有時(shí)間，我會(huì)在FPGA開(kāi)發(fā)板上接上語(yǔ)音的模塊和指紋識(shí)別模塊使得自數(shù)字密碼鎖更加有寫實(shí)性，更有人性化，在技術(shù)上取得更大突破。</p><p>　　四、課題研究進(jìn)度計(jì)劃</p><p>　　1．2010年10月18日至2010年11月23日</p><p>　　分析任務(wù)，查閱數(shù)字密碼鎖設(shè)計(jì)相關(guān)的資料；對(duì)資料進(jìn)行消化，進(jìn)行理論準(zhǔn)備，方案的考慮和設(shè)計(jì)；基本完成開(kāi)題報(bào)告、

14、中、英文翻譯和文獻(xiàn)綜述。</p><p>　　2．2010年11月23日至2010年12月31日</p><p>　　決定最佳設(shè)計(jì)方案；設(shè)計(jì)出總體實(shí)現(xiàn)電路的構(gòu)架；確定所需要的元器件。</p><p>　　3．2011年1月1日至2011年3月1日</p><p>　　對(duì)功能模塊進(jìn)行軟件編程，各單元模塊通過(guò)調(diào)節(jié)參數(shù)進(jìn)行軟件仿真；然后利用FPGA

15、開(kāi)發(fā)板，調(diào)節(jié)各種參數(shù)對(duì)模塊功能進(jìn)行硬件調(diào)試，對(duì)結(jié)果進(jìn)行對(duì)比分析。</p><p>　　4．2011年4月1日至2011年4月24日</p><p>　　制作好具體模型，完成畢業(yè)設(shè)計(jì)論文；做好答辯用的PPT，并作好答辯準(zhǔn)備。</p><p><b>　　五、參考文獻(xiàn)</b></p><p>　　[1] 康華光.電子技術(shù)基礎(chǔ)

16、(數(shù)字部分）-第五版[M].北京：高等教育出版社，2006年1月.</p><p>　　[2] Stephen Brown,Zvonko Vranesic.Fundamentals of Digital Logic with Verilog Design(2nd Edition)[M].New York:McGraw-Hill,2007,5.</p><p>　　[3] Ming-Bo L

17、in.Digital System Designs and Practices: Using Verilog HDL and FPGAs [M].New York: McGraw-Hill,2008,8. </p><p>　　[4] 崔葛瑾.基于FPGA的數(shù)字電路系統(tǒng)設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，2008年7月.</p><p>　　[5] [美]Nigel P.Cook 著

18、,施惠瓊,李黎明.實(shí)用數(shù)字電子技術(shù)[M].北京：清華大學(xué)出版社, 2006年10月.</p><p>　　[6] 賈立新，王涌.電子系統(tǒng)設(shè)計(jì)與實(shí)踐[M].北京：清華大學(xué)出版社,2007年4月.</p><p>　　[7] 楊剛等．電子系統(tǒng)設(shè)計(jì)與實(shí)踐[M]．北京：電子工業(yè)出版社，2003年8月.</p><p>　　[1] 徐向民.數(shù)字系統(tǒng)設(shè)計(jì)及VHDL實(shí)踐[M].

19、北京：機(jī)械工業(yè)出版社,2007年8月.</p><p>　　[2] 譚衛(wèi)澤,徐暢 .面向FPGA器件的VHDL語(yǔ)言優(yōu)化設(shè)計(jì)方法[J].南寧職業(yè)技術(shù)學(xué)院學(xué)報(bào),2008年,13(4):98～100. </p><p>　　[3] Peter J.Ashenden.VHDL Design Guide[M].Amercian：YinLinPress,06.2005.</p><