數(shù)字電路課程設(shè)計(jì) (2)

1、<p>　　課程設(shè)計(jì)（大作業(yè)）報(bào)告</p><p>　　課程名稱： 數(shù)字電路課程設(shè)計(jì) </p><p>　　設(shè)計(jì)題目： </p><p>　　院 系： 信息學(xué)院 </p><p>　　班 級(jí)： </p&

2、gt;<p>　　設(shè) 計(jì) 者： </p><p>　　學(xué) 號(hào)： </p><p>　　指導(dǎo)教師： </p><p>　　設(shè)計(jì)時(shí)間： 2011年12月14日-23日</p><p>　　課程設(shè)計(jì)（大作業(yè)）任務(wù)書

3、</p><p><b>　　課程設(shè)計(jì)題目：</b></p><p><b>　　客房服務(wù)呼叫系統(tǒng)</b></p><p><b>　　課程設(shè)計(jì)要求：</b></p><p>　　1、獨(dú)立完成設(shè)計(jì)任務(wù)。根據(jù)設(shè)計(jì)要求，綜合運(yùn)用所學(xué)知識(shí)，按照數(shù)字電路的一般設(shè)計(jì)方法和步驟，自己設(shè)計(jì)方

4、案。</p><p>　　2、學(xué)會(huì)查閱資料和手冊(cè)，學(xué)會(huì)選用各種邏輯元器件。</p><p>　　3、掌握常用器件邏輯器件的使用以及讀圖方法。 </p><p>　　4、掌握安裝電子線路的基本技能和調(diào)試方法，善于在調(diào)試中發(fā)現(xiàn)問題和解決問題</p><p>　　5、能夠?qū)懗鐾暾碾娐吩O(shè)計(jì)總結(jié)報(bào)告。</p><p><

5、b>　　工作計(jì)劃及安排：</b></p><p>　　1、綜合實(shí)驗(yàn)(約占總學(xué)時(shí)20%)</p><p>　　根據(jù)實(shí)驗(yàn)講義，獨(dú)立完成兩個(gè)綜合性實(shí)驗(yàn)，并提交實(shí)驗(yàn)報(bào)告。</p><p>　　2、布置設(shè)計(jì)性試驗(yàn)(約占總學(xué)時(shí)5%)</p><p>　　由教師給學(xué)生布置設(shè)計(jì)任務(wù)，提出具體要求，講解設(shè)計(jì)的方法、思路。</p>

6、<p>　　3、設(shè)計(jì)：(約占總學(xué)時(shí)30%)</p><p>　　學(xué)生根據(jù)設(shè)計(jì)要求，查找各種必要的資料，進(jìn)行方案選擇，繪制出原理圖和接線圖。數(shù)字電子系統(tǒng)的設(shè)計(jì)步驟按方案設(shè)計(jì)、單元電路設(shè)計(jì)、單元和方案試驗(yàn)等順序進(jìn)行。具體就是依據(jù)課題設(shè)計(jì)的技術(shù)指標(biāo)要求，應(yīng)用綜合的方法擬出系統(tǒng)結(jié)構(gòu)框圖，確定各功能框圖的電路類型， </p><p>　　4、安裝調(diào)試（約占總學(xué)時(shí)30%）</p>

7、;<p>　　在實(shí)驗(yàn)室選擇合適的數(shù)字集成芯片的規(guī)格型號(hào)，將所設(shè)計(jì)的電路安裝、調(diào)試，搭接線路試驗(yàn)符合要求即可。</p><p>　　5、總結(jié)報(bào)告(約占總學(xué)時(shí)15%)</p><p>　　指導(dǎo)教師簽字 </p><p>　　2011年 12 月 20 日 </p><p>　　課程設(shè)計(jì)（大

8、作業(yè)）報(bào)告</p><p><b>　　題目分析</b></p><p>　　根據(jù)對(duì)設(shè)計(jì)要求的分析，首先可以將整個(gè)呼叫系統(tǒng)邏輯電路劃分為優(yōu)先編碼器、代碼轉(zhuǎn)換器和數(shù)碼顯示，優(yōu)先編碼器將K1~K9給出的開關(guān)輸入信號(hào)編成對(duì)應(yīng)的9個(gè)二進(jìn)制代碼。代碼轉(zhuǎn)換電路將優(yōu)先電路編碼器輸出的編碼轉(zhuǎn)換為譯碼顯示1~9時(shí)所要求的輸入代碼。</p><p><b&g

9、t;　　總體設(shè)計(jì)</b></p><p>　　由于優(yōu)先編碼器、顯示器、都有現(xiàn)成的器件克直接選用，所以如采用自低向上的方式，已經(jīng)不需要將它們進(jìn)一步劃分了。按照信號(hào)的專遞路線把這些基本的模塊電路連接起來，就得到圖1的電路。虛線表示在模塊之間傳遞的方向。</p><p><b>　　實(shí)驗(yàn)器材</b></p><p>　　74LS14710

10、線—4線優(yōu)先編碼器、六反向器74LS04集成電路芯片、導(dǎo)線</p><p><b>　　接線圖</b></p><p>　　74LS14710線—4線優(yōu)先編碼器</p><p>　　六反向器74LS04集成電路芯片</p><p><b>　　設(shè)計(jì)電路</b></p><p>

11、;　　具有引腳的連接電路圖</p><p><b>　　參考文獻(xiàn)</b></p><p>　　《數(shù)字電子技術(shù)基本教程》</p><p>　　實(shí)驗(yàn)九 觸發(fā)器及其應(yīng)用</p><p><b>　　一、實(shí)驗(yàn)?zāi)康?lt;/b></p><p>　　1、掌握基本RS、JK、D和T觸發(fā)器的邏輯

12、功能</p><p>　　2、掌握集成觸發(fā)器的邏輯功能及使用方法</p><p>　　3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法</p><p><b>　　二、實(shí)驗(yàn)原理</b></p><p>　　觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有

13、記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。</p><p><b>　　1、基本RS觸發(fā)器</b></p><p>　　圖9－1為由兩個(gè)與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器?；綬S觸發(fā)器具有置“0”、置“1”和“保持”三種功能。通常稱為置“1”端，因?yàn)椋?（＝1）時(shí)觸發(fā)器被置“1”；為置“0”端，因?yàn)椋?（

14、＝1）時(shí)觸發(fā)器被置“0”，當(dāng)＝＝1時(shí)狀態(tài)保持；＝＝0時(shí)，觸發(fā)器狀態(tài)不定，應(yīng)避免此種情況發(fā)生，表9－1為基本RS觸發(fā)器的功能表。</p><p>　　基本RS觸發(fā)器。也可以用兩個(gè)“或非門”組成，此時(shí)為高電平觸發(fā)有效。 </p><p><b>　　表9－1 </b></p><p>　　圖 9—1 基本RS觸發(fā)器</p><p

15、><b>　　2、JK觸發(fā)器</b></p><p>　　在輸入信號(hào)為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。本實(shí)驗(yàn)采用74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號(hào)如圖9-2所示。</p><p>　　JK觸發(fā)器的狀態(tài)方程為</p><p>　　Qn+1 ＝Jn＋Qn</p

16、><p>　　J和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個(gè)或兩個(gè)以上輸入端時(shí)，組成“與”的關(guān)系。Q與 為兩個(gè)互補(bǔ)輸出端。通常把 Q＝0、＝1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q＝1，＝0定為“1”狀態(tài)。</p><p>　　圖9－2 74LS112雙JK觸發(fā)器引腳排列及邏輯符號(hào)</p><p><b>　　3、D觸發(fā)器</b><

17、/p><p>　　在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來最為方便，其狀態(tài)方程為</p><p>　　Qn+1＝Dn，其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號(hào)可供各種用途的需要而選用。如雙D 74LS74、四D 74LS175、六D 74L

18、S174等。</p><p>　　圖5－8－3 為雙D 74LS74的引腳排列及邏輯符號(hào)。功能如表5－8－3。</p><p>　　圖9－3 74LS74引腳排列及邏輯符號(hào)</p><p><b>　　三、實(shí)驗(yàn)設(shè)備與器件</b></p><p>　　1、數(shù)字電路實(shí)驗(yàn)臺(tái) 2、示波器</p>

19、<p>　　3、74LS00四輸入與非門、集成JK觸發(fā)器74LS112、集成雙D觸發(fā)器74LS74</p><p><b>　　4、導(dǎo)線　　</b></p><p>　　四、實(shí)驗(yàn)內(nèi)容以及實(shí)驗(yàn)數(shù)據(jù)</p><p>　　1、測(cè)試基本RS觸發(fā)器的邏輯功能</p><p>　　用兩個(gè)與非門74LS00組成基本RS觸發(fā)

20、器，輸入端、接邏輯開關(guān)的輸出插口，輸出端Qn Qn+1n+1</p><p>　　接邏輯電平顯示輸入插口，測(cè)試的結(jié)果記錄如下 。</p><p>　　2、測(cè)試雙JK觸發(fā)器74LS112邏輯功能　</p><p>　　任取一只JK觸發(fā)器，D、D、J、K端接邏輯開關(guān)輸出插口，CP端接單次脈沖源，Q、端接至邏輯電平顯示輸入插口

21、。要求改變D，D（J、K、CP處于任意狀態(tài)），并在D＝0（D＝1）或D＝0（D＝1）作用期間任意改變J、K及CP的狀態(tài)，觀察Q、狀態(tài)。</p><p><b>　　黃 紅</b></p><p>　　(2) 測(cè)試JK觸發(fā)器的邏輯功能</p><p>　　按表9-3-3的要求改變J、K、CP端狀態(tài)，觀察Q、狀態(tài)變化，觀察觸發(fā)器狀態(tài)更新是否

22、發(fā)生在CP脈沖的下降沿（即CP由1→0），記錄之。</p><p>　?。?） 表9－3－3</p><p>　　3、測(cè)試雙D觸發(fā)器74LS74的邏輯功能</p><p>　　(1) 測(cè)試D 、D的復(fù)位、置位功能</p><p>　　4、觸發(fā)器之間的相互轉(zhuǎn)換</p><p>　　(1)將JK觸發(fā)器轉(zhuǎn)為D觸發(fā)器 比較兩

23、個(gè)觸發(fā)器的特性方程JK觸發(fā)器</p><p>　　Qn+1 ＝Jn ＋K’Qn</p><p>　　D觸發(fā)器Qn+1=D=D（Qn+ Qn‘）= Dn ＋D Qn</p><p>　　可以發(fā)現(xiàn)，當(dāng)J=D，K=D’時(shí)，就可以把JK觸發(fā)器轉(zhuǎn)為D觸發(fā)器</p><p>　?。?）將D觸發(fā)器轉(zhuǎn)換T’觸發(fā)器，T’觸發(fā)器的特性方程為，Qn+1＝n，D觸發(fā)

24、器的特性方程為Qn+1＝D，則只需將D=n即可轉(zhuǎn)換為T’觸發(fā)器</p><p>　　D轉(zhuǎn)成T' JK轉(zhuǎn)成D</p><p><b>　　(1)DFF</b></p><p><b>　　(2)T’FF</b></p><p>　　(3) 將JK觸發(fā)器的J

25、、K端連在一起，構(gòu)成T觸發(fā)器。</p><p>　　在CP端輸入1HZ連續(xù)脈沖，觀察Q端的變化。</p><p>　　將JK觸發(fā)器的J、k兩端連在一起，并認(rèn)它為T端，就得到所需的T觸發(fā)器。狀態(tài)方程為： </p><p>　　Qn+1 ＝Tn ＋Qn</p><p><b>　　五：實(shí)驗(yàn)結(jié)論　</b></p>

26、<p>　　1用兩個(gè)與非門組成基本RS觸發(fā)器，滿足它的功能</p><p>　　2測(cè)試雙JK觸發(fā)器74LS112邏輯功能，，滿足其復(fù)位和置位的功能。</p><p>　　3按照實(shí)驗(yàn)的內(nèi)容完成：測(cè)試雙D觸發(fā)器74LS74的邏輯功能，測(cè)試D 、D的復(fù)位、置位功能，測(cè)試D觸發(fā)器的邏輯功能；將D觸發(fā)器的端與D端相連接，構(gòu)成T'觸發(fā)器。</p><p>

27、<b>　　六：思考題</b></p><p><b>　　觸發(fā)器的分類？</b></p><p>　　按結(jié)構(gòu)分：SR鎖存器；電平觸發(fā)的觸發(fā)器；脈沖觸發(fā)的觸發(fā)器；邊沿觸發(fā)器。</p><p>　　按邏輯功能來分：SR觸發(fā)器，JK觸發(fā)器，D觸發(fā)器，T和觸發(fā)器。</p><p>　　脈沖觸發(fā)方式的動(dòng)作特

28、點(diǎn)？</p><p>　?。?）觸發(fā)器翻轉(zhuǎn)分兩步動(dòng)作：第一步，在 CLK＝1期間主觸發(fā)器接收輸入端信號(hào)，被置成相應(yīng)的狀態(tài)，從觸發(fā)器不變；第二步，CLK下降沿到來時(shí)從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，輸出端Q和Q′的狀態(tài)改變發(fā)生在CLK下降沿。</p><p>　?。?）在CLK=1的全部時(shí)間里輸入信號(hào)都將對(duì)主觸發(fā)器起控制作用。-可引起多次翻轉(zhuǎn)。</p><p>　　實(shí)驗(yàn)

29、十 計(jì)數(shù)器及其應(yīng)用</p><p><b>　　一、實(shí)驗(yàn)?zāi)康?lt;/b></p><p>　　1、掌握計(jì)算器的組成及其工作原理</p><p>　　2、掌握中規(guī)模集成計(jì)數(shù)器的使用及功能測(cè)試方法</p><p>　　3、運(yùn)用集成計(jì)數(shù)計(jì)構(gòu)成N進(jìn)制計(jì)算器</p><p><b>　　二、實(shí)驗(yàn)器材&

30、lt;/b></p><p><b>　　1、數(shù)字電路實(shí)驗(yàn)臺(tái)</b></p><p>　　2、集成雙D觸發(fā)器74LS74，十進(jìn)制計(jì)數(shù)器74LS162</p><p><b>　　三、實(shí)驗(yàn)原理</b></p><p>　　計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可用來計(jì)脈沖數(shù)，還常用作數(shù)字

31、系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其它特定的邏輯功能。</p><p>　　計(jì)數(shù)器種類很多。按構(gòu)成計(jì)數(shù)器中的各觸發(fā)器是否使用一個(gè)時(shí)鐘脈沖源來分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器。根據(jù)計(jì)數(shù)制的不同，分為二進(jìn)制計(jì)數(shù)器，十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。根據(jù)計(jì)數(shù)的增減趨勢(shì)，又分為加法、減法和可逆計(jì)數(shù)器。還有可預(yù)置數(shù)和可編程序功能計(jì)數(shù)器等等。目前，無論是TTL還是CMOS集成電路，都有品種較齊全的中規(guī)模集成計(jì)數(shù)器。使用者只要借助于器

32、件手冊(cè)提供的功能表和工作波形圖以及引出端的排列，就能正確地運(yùn)用這些器件。</p><p><b>　　同步十進(jìn)制計(jì)數(shù)器</b></p><p><b>　　異步十進(jìn)制計(jì)數(shù)器</b></p><p>　　利用觸發(fā)器和門電路可以構(gòu)成N為任意進(jìn)制計(jì)數(shù)器，目前，無論是TTL、還是CMOS集成電路，市場(chǎng)都有品種叫齊全的中規(guī)模集成計(jì)數(shù)

33、器。在實(shí)際使用中，主要利用中中規(guī)模集成計(jì)數(shù)器構(gòu)成N為任意進(jìn)制計(jì)數(shù)器。</p><p><b>　　四、實(shí)驗(yàn)內(nèi)容與步驟</b></p><p>　　1、用集成觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器</p><p>　　D觸發(fā)器構(gòu)成3位二進(jìn)制異步計(jì)數(shù)器</p><p>　　用3 片集成雙D觸發(fā)器74LS74構(gòu)成的連接線路如圖所示。在CP0端

34、加單個(gè)計(jì)數(shù)輸入脈沖信號(hào)，用0—1顯示器（發(fā)光二級(jí)管）連接輸出端Q2Q1Q0及C0。</p><p><b>　　清零。</b></p><p>　　計(jì)數(shù)。將觀察到的各觸發(fā)器的輸出結(jié)果填入下表</p><p>　　2、中規(guī)模集成計(jì)數(shù)器的功能</p><p>　?。?）本實(shí)驗(yàn)選用的74LS162集成同步BCD碼輸出的十進(jìn)制計(jì)

35、數(shù)器。其芯片引腳如圖所示，熟悉芯片引腳功能：</p><p>　　（1）同步預(yù)置。當(dāng)CR’=1,LD’=0時(shí)，在時(shí)鐘脈沖CP的上升沿到來，Q0=D0,Q1=D1，Q2=D2，Q3=D3</p><p>　　(2)同步清零。CR’=0時(shí)，在時(shí)鐘脈沖CP的上升沿到來，Q0= Q1= Q2= Q3=0。</p><p>　?。?）計(jì)數(shù)CR’=LD’=1，CTP= CTP

36、=1時(shí)，在時(shí)鐘脈沖CP的上升沿到來，計(jì)數(shù)器進(jìn)行加法計(jì)數(shù)。</p><p>　?。?）鎖存。CR’=LD’=1，當(dāng)使能端CTP=0或CTT=0時(shí)，計(jì)數(shù)器禁止計(jì)數(shù)。其邏輯功能如表所示</p><p><b>　　四、體會(huì)</b></p><p>　　本次的實(shí)驗(yàn)不是很難，是組合電路的知識(shí)，比較熟悉基本的公式、定理，這次的實(shí)驗(yàn)比較有頭緒，實(shí)驗(yàn)是要求循