嵌入式課程設計--智能汽車道閘控制系統(tǒng)的研發(fā)

1、<p><b>　　課程設計報告</b></p><p>　　課程名稱： 嵌入式課程設計 </p><p>　　專業(yè)班級： 自動化XXX1班 XXX號 </p><p>　　學生姓名： XXXX </p>

2、<p>　　指導教師： XXX </p><p>　　完成時間： 2014年 6月 5 日 </p><p>　　報告成績： </p><p>　　智能汽車道閘控制系統(tǒng)的研發(fā)</p>&

3、lt;p><b>　　1、設計要求</b></p><p>　　設計的智能汽車道閘控制系統(tǒng)就是物聯(lián)網(wǎng)技術在實際生活中的一個應用,能夠對進出車輛自動辨別以及自動控制汽車道閘,很好地解決了人為操作所帶來的問題。</p><p><b>　　2、設計作用與目的</b></p><p>　　當今社會飛速發(fā)展,車輛越來越多,對

4、車輛有效、安全的管理卻逐漸成為一個越來越成為人們關注的話題。汽車道閘工作方式簡單,卻能有效的管理車輛進出,現(xiàn)在被越來越多小區(qū)、停車產(chǎn)、公司等都選作為管理車輛進出的一個平臺。但人為的辨別和控制有時卻很難做到安全、高效,偶爾的失誤,卻可能會給人們的安全帶來隱患。</p><p><b>　　3、設計方案</b></p><p>　　本文研究主要內(nèi)容是圍繞兩大技術展開,一是

5、嵌入式系統(tǒng),二是無線通信技術。主控制器設計中,以ARM Cortex-M3為內(nèi)核的32位微處理器LM3S6965為基礎,利用其自身所攜帶的串口模塊、同步串行接U模塊、以及以太網(wǎng)模塊,進行實時控制和數(shù)據(jù)傳輸或TCP/IP網(wǎng)絡通信。無線模塊設計主要釆用了一個以8051為內(nèi)核的CC2530單片機,用于建立基于IEEE802.15.4標準協(xié)議的通信。</p><p><b>　　4、系統(tǒng)硬件設計</b&g

6、t;</p><p>　　4.1智能道閘控制系統(tǒng)的硬件組成</p><p>　　智能道鬧控制系統(tǒng)的硬件設計主要包括ARM嵌入式基本系統(tǒng)、無線通信激勵的設計、無線通信模塊、串口 232模塊、時鐘模塊和TCP/IP通信模塊的硬件設計等。為了實現(xiàn)以上各模塊的功能,以及高性能、低價格、設計方便等要求。本文采用在ARM嵌入式基本系統(tǒng)的基礎上架構硬件平臺,對各個模塊的硬件電路進行獨立設計。利用LM3S

7、6965內(nèi)置通用異步收發(fā)器(UART)模塊配合RS232收發(fā)電路,實現(xiàn)RS232通信;同時利用LM3S6965內(nèi)置以太網(wǎng)控制器模塊配合自帶隔離變壓的RJ45網(wǎng)絡接口構成網(wǎng)絡通信電路;外設時鐘芯片,并通過相關軟件設計,實現(xiàn)系統(tǒng)時鐘的實時性。利用PIC16F690單片機、高速MOSFET驅動器及125KHz天線組成無線通信的激勵源。CC2530擁有RF內(nèi)核控制模擬無線電模塊和休眠功能,配合外圍的喚醒電路,可完成低功耗、長距離無線通信的要求。

8、系統(tǒng)組成如圖1所示。</p><p>　　圖1能道閘控制系統(tǒng)組成</p><p>　　4.2、微處理器LIVI3S6965介紹</p><p>　　在設計主控制系統(tǒng)時,根據(jù)控制任務的復雜程度和可靠性、穩(wěn)定性、精度等指標要求選擇一種性價比合理的嵌入式芯片,所以本文選用了 LM3S6965這款基于ARMCortex-M3內(nèi)核的芯片作為主控制器。</p>&

9、lt;p>　　4.2.1、 LM3S6965的主要特點</p><p>　　LM3S6965—款基于ARM Cortex-M3的微控制器。ARM Cortex-M3處理器是從ARM7處理器系列中移植過來,為高性能、低成本、低功耗的平臺提供一個滿足小存儲要求解決方案、簡化管腳數(shù)、以及低功耗三方面要求的內(nèi)核,與此同時,它還提供出色的計算性能和優(yōu)越的系統(tǒng)中斷響應能力。</p><p>　　

10、LM3S6965它包括所有的16位Thumb指令集和基本的32位Thumb-2指令集架構,Cortex-M3處理器不能執(zhí)行ARM指令集。Thumb-2在Thumb指令集架構(ISA)上進行了大量的改進,它與Thumb相比,具有更高的代碼密度并提供16/32位指令的更高性能。非常適用于那些對存儲器有限制或者需要較高代碼密度的大批量生產(chǎn)的應用。</p><p>　　LM3S6965內(nèi)部包含了技術需求中常用的接口。LM

11、3S6965主要特點如下:</p><p>　　(1)32 位 ARM CortexTM-M3 v7M 架構;</p><p>　　(2)50MHz操作頻率;</p><p>　　(3)含有256KBFlash和64KB SRAM內(nèi)部存儲器;</p><p>　　(4)lO/lOOMbps以太網(wǎng)控制器,由完全集成的媒體訪問控制(MAC)和網(wǎng)絡

12、物理(PHY)接口器件組成;</p><p>　　(5)4個通用定時器模塊,每個提供2個16位定時器;</p><p>　　(6)看門狗定時器;</p><p>　　(7)通用DMA控制器;</p><p>　　(8)2個內(nèi)部集成電路(I2C)模塊、1個同步串行端口(SPI/SSP)模塊以及3個通用異步收發(fā)(UART)模塊;</p>

13、;<p>　　(9)1個正交編碼接口(QEI)、模數(shù)轉化器、模擬比較器以及脈寬調試器(PWM)。</p><p>　　4.2.2 LM3S6965的內(nèi)部結構</p><p>　　LM3S6965 一款基于ARM Cortex-M3的微控制器,該微控制器包念了 lO/lOOMbps以太網(wǎng)控制器、3個UART、4路模擬輸入通道、1個同步串行端口(SPI/SSP)、2個I2C接口、

14、1個QEI接口和6個脈寬調試輸出端口。</p><p>　　4.3、主控制器的硬件設計</p><p>　　4.3.1、LM3S6965基本系統(tǒng)設計</p><p>　　LM3S6965包括有4個時鐘源可供使用,它們分別為主振蕩器、內(nèi)部振蕩器、內(nèi)部30KHz振蕩器和外部實時振蕩器。內(nèi)部振蕩器頻率是12MHz±30%,在上電復位過程中和上電復位之后使用的時鐘

15、源,軟件以后可切換為另一種可用的時鐘源。主振蕩器在1MHz～8.192MHz的頻率下操作,本系統(tǒng)使用外部6MHz的晶振,微處理器的工作頻率可通過內(nèi)部PLL單元提高。內(nèi)部30KHZ振蕩器與內(nèi)部振蕩器類似,它提供30KHz±30%的工作頻率,主要用在深度睡眠的節(jié)電模式中。外部實時振蕩器是提供一個低頻率、精確的時鐘基準,是休眠模塊的一部分。</p><p>　　LM3S6965有5個復位源:RESET管腳復位

16、、看門狗復位、上電復位(POR)、內(nèi)部掉電復位(BOR)和軟件啟動復位。任何復位源可使芯片復位有效,一旦操作電壓到達一個可使用的級別,則啟動喚醒定時器。復位將保持有效直至外部的復位被撤除,振蕩器開始運行。當計數(shù)經(jīng)過了固定的時鐘個數(shù)后,Flash控制器已完成其初始化。</p><p>　　本次設計采用了上電復位和手動復位相結合的方案,基本系統(tǒng)如圖2所示。主要標明LM3S6965的各種類型電源和地線管腳的連接方式。需

17、要注意的是,對于不同類型的電源和地,處理方式應有所不同,具體描述如表1所示。圖2中主要標明LM3S6965內(nèi)部各類外設接口與具體功能電路間的引腳連接,包括SPI通信、調試接口、UART通信、以太網(wǎng)通信、LCD接口、按鍵等功能電路。</p><p>　　圖2 LM3S6965最小系統(tǒng)組成電路</p><p>　　表1 LM3S6965電源/地管腳描述</p><p>

18、　　4.3.2、人機交互模塊設計</p><p><b>　　a、LCD液晶顯示</b></p><p>　　LM1095R液晶顯示模塊同LM3S6965的硬件連接如圖2、圖3所示。</p><p>　　圖3液晶顯示模塊與LM3S6965硬件迎接圖</p><p>　　LM1095R是一款192X 128點陣中文/圖形液

19、晶顯示模塊,內(nèi)置RA8803控制器。模塊不僅可以顯示單一的文本,還能顯示圖形。在文本模式下能夠實現(xiàn)大小字體的混編(最大字體為64X64),在連續(xù)輸入數(shù)據(jù)時,模塊能夠自動調節(jié)行距。使顯示畫面更加美觀,大大節(jié)省用戶的開發(fā)是時間。他的主要特點有:</p><p>　　(1)單電源供電,內(nèi)置升壓電路；</p><p>　　(2)白色LED背光；</p><p>　　(3)高

20、對比度,FSTN型LCD屏；</p><p>　　(4)雙圖層內(nèi)存(2X9.6K顯示存儲器)；</p><p>　　(5)內(nèi)嵌簡體中文字庫(7602個漢字)；</p><p>　　(6)可自定義16個字符。</p><p>　　LM1095R液晶顯示器的結構框圖如圖4,管腳功能如表2所示。</p><p>　　圖4LM

21、1095R結構框圖</p><p>　　表2 LM1095R管腳描述</p><p><b>　　b、按鍵設計</b></p><p>　　鍵盤模塊采用了 5個獨立按鍵來實現(xiàn)其功能,鍵盤操作是依據(jù)按鍵按下時引起信號的電平變化來判斷具體哪個按鍵按下,然后執(zhí)行相應的操作。這5個按鍵設計如圖5所示。</p><p><b

22、>　　圖5按鍵設計</b></p><p><b>　　按鍵功能如表3所示</b></p><p>　　4.3.3、網(wǎng)絡模塊設計</p><p>　　LM3S6965內(nèi)置以太網(wǎng)控制器。以太網(wǎng)控制器由一個完全集成的媒體訪問控制器(MAC)和網(wǎng)絡物理(PHY)接口器件組成,完全支持10BASE-T和100BASE-TX標準,只需要

23、一個雙路1:1隔離變壓器就能與線路相連。網(wǎng)絡通信模塊框圖如圖6所示。</p><p>　　圖6網(wǎng)絡通信模塊框圖</p><p>　　以太網(wǎng)控制器中的物理層(PHY)主要包括擾碼器、解擾器、集成的編碼解碼器、全功能自協(xié)商功能和雙速時鐘恢復。發(fā)送器包含一個線路驅動器和一個片內(nèi)脈沖整形器。接收器有一個自適應均衡器和一個校準時鐘及恢復數(shù)據(jù)所需的基線恢復電路。PHY有一個片內(nèi)晶體振蕩器,這個振蕩器也

24、可由一個外部振蕩器驅動。當由外振蕩器驅動時,XTALNPHY和XTALPPHY管腳之間應接一個25MHz的晶體。同時,LM3S6965為PHY配置了 2個LED信號,用來指示以太網(wǎng)控制器操作的各種狀態(tài)。網(wǎng)絡通信模塊的設計如圖2、圖7所示。</p><p>　　圖7網(wǎng)絡通信模塊設計</p><p>　　4.3.5、數(shù)據(jù)存數(shù)模塊硬件設計</p><p>　　數(shù)據(jù)存數(shù)模塊

25、包括兩部分:時鐘電路設計和SD卡接口設計</p><p>　?。?）、時鐘模塊電路設計</p><p>　　時鐘模塊現(xiàn)在越來越多得被應用到各種電路設計中,它能提供給系統(tǒng)準確的實時時鐘。DS1302是DALLAS公司推出的一款高性能、低功耗的涓流充電時鐘芯片,內(nèi)含有一個實時時鐘/日歷和31字節(jié)靜態(tài)RAM,它可以對年、月、日、周日、時、分、秒進行計時,且具有閏年補償功能。時鐘模塊電路設計如圖8

26、所示</p><p><b>　　圖8時鐘模塊設計</b></p><p>　　DS1302具有雙電源管腳,供主電源和備份電源供電,同時提供了對后備電源進行涓細電流充電的能力。如圖9所示,3V為DS1302的后備電源,由3V的紐扣電池供電,防止其主電源掉電時,內(nèi)部數(shù)據(jù)丟失。DS1302與單片機之間能簡單地采用同步串行的方式進行通信,僅需用到3根信號線:(1) RES

27、(復位/片選線),(2)I/O (數(shù)據(jù)線),(3) SCLK (串行時鐘)。DS1302管腳的功能如表4所示。</p><p>　　表4 DS1302管腳功能</p><p>　?。?）、SD卡與LM3S6965硬件接口設計</p><p>　　SD卡(Secure Digital Memory Card)是一種基于半導體快閃記憶器的新一代記憶設備,重量只有2克,但

28、卻擁有高記憶容量、快速數(shù)據(jù)傳輸率、極大的移動靈活性以及很好的安全性。目前在嵌入式系統(tǒng)中已取得越來越廣泛的應用。</p><p>　　對SD卡進行軟硬件設計首先要選擇SD卡的總線模式。SD卡有兩種總線模式: SD總線模式和SPI總線模式[23]。本設計采用SPI模式。</p><p>　　SD卡引腳共有9個。在SPI模式下,SD卡1-7號引腳依次為片選引腳SSEL,數(shù)據(jù)輸入MOSI,電源地,

29、電源引腳VDD,時鐘信號SCK,電源地,數(shù)據(jù)輸出MISO,8腳與9腳在SPI模式下保留。根據(jù)SPI總線通信的協(xié)議規(guī)定,要求SPI總線在空閑時應置于高電平狀態(tài),因此SSEL、MISO、MOSI、SCK引腳應外接10K上拉電阻。 </p><p>　　SD卡與LM3S6965的硬件接口如圖9所示。</p><p>　　圖9 SD卡于LM3S6965的硬件接口</p>

30、<p>　　4.3.6其他接口及電路</p><p>　　（1）、道閘控制開關電路</p><p>　　系統(tǒng)控制道閘 關的電路設計如圖10所示,其中Y1為道閘的開啟管腳,Y2為關閉管腳,COM1和COM2為道閘的公共信號管腳。ULN2803是一款反向輸出型芯片。當系統(tǒng)上電穩(wěn)定后,ULN2803芯片的兩個輸入管腳為低電平,則對應的輸出管腳為高電平,繼電器不閉合。當ULN2803芯

31、片的兩個管腳為高電平時,繼電器閉合,Yl、Y2管腳分別與其對應的公共信號管腳連接,則系統(tǒng)控制道閘開關。</p><p>　　圖10 道閘控制開關電路</p><p>　?。?）、JTAG接口電路</p><p>　　JTAG接口電路,如圖11所示。單片機通過JTAG與主機的并口連接,先把程序下載到FLASH內(nèi),再進行調試,這樣就更為方便地調試程序,節(jié)省了時間的同時也

32、降低了成本。</p><p>　　圖11 JTAG接口電路圖</p><p>　　4.4無線通信的硬件設計</p><p>　　4.4.1、無線通信激勵源硬件設計</p><p>　　無線通信模塊主要包括無線通信激勵源,無線通信發(fā)送標簽和無線通信接收標簽。無線通信激勵源的作用是通過天線,不斷向外發(fā)送125KHZ頻率的載波信號,使放置在車輛上的

33、無線通信發(fā)送標簽從睡眠狀態(tài)轉化為正常工作狀態(tài)。</p><p>　?。?）、PIC16F690 介紹</p><p>　　PIC16F690有許多功能[24],旨在最大限度地提高系統(tǒng)可靠性,通過減少外部元件將成本降至最低,并提供省電工作模式和代碼保護功能。有兩個定時器提供必要的上電延時。一個是振蕩器起振定時器(OST),旨在確保芯片在晶振達到穩(wěn)定之前始終處于復位狀態(tài)。另一個是上電延時定時器

34、(PWRT)，僅在上電時提供64ms標稱值)的固定延時,用來確保器件在供電電壓穩(wěn)定之前處于復位狀態(tài)。還有當器件發(fā)生欠壓時使器件復位的電路,該電路可使用上電延時定時器,提供至少64ms的復位延時。有了這三種片上功能,絕大多數(shù)應用就無需再外接復位電路了。</p><p>　　PIC16F690包含的技術特點如下:</p><p>　　(1)高性能的CPU,僅需學習35條指令;</p>

35、;<p>　　(2)精準的內(nèi)部振蕩器;</p><p>　　(3)節(jié)能休眠模式、寬電壓工作范圍(2.0V—5.5V)、工業(yè)級和擴展級溫度范圍;</p><p>　　(4)增強型USART模塊一支持RS485、RS-232和LIN2.0,I2C;</p><p>　　(5)17個I/O引腳和1個只用作輸入的引腳;</p><p>

36、　　(6)2個模擬比較模塊,A/D轉換器;</p><p>　　(7)3個時鐘定時器;</p><p>　　(8)增強型PWM模塊。</p><p>　　PIC16F690的硬件設計如圖12所示</p><p>　　圖12 PIC16F690硬件電路設計</p><p>　　PIC16F690采用內(nèi)部晶振,頻率為8MH

37、z。圖中SW3為PIC16F690的復位按鍵,管腳5是向外輸125KHZ的PWM載波信息。</p><p>　　4.4.2、無線通信模塊硬件設計</p><p>　　無線通信模塊分為兩部分,一個稱為無線通信發(fā)送標簽,一個稱為無線通信接收標簽。根據(jù)任務需要,需選擇一款滿足低功耗、可靠性高、穩(wěn)定性好、精度精確等要求,又帶有無線通信功能的芯片作為無線通信模塊的微控制器。所以本文TI公司的CC25

38、30芯片作為無線通信模塊的微控制器。</p><p>　?。?）、CC2530 介紹</p><p>　　CC2530使用的8051 CPU內(nèi)核是一個單周期的8051兼容內(nèi)核。它有三個不同的存儲器訪問總線(SFR、DATA禾[1C0DE/XDATA),以單周期訪問SFR、DATA和主SRAM。它還包括一個調試接口和一個18輸入的擴展中斷單元。</p><p>　　C

39、C2530包含三個物理存儲器:一個8-KB SRAM, 一個閃存存儲器和一個</p><p>　　XREG/SFR寄存器。8-KB SRAM映射到DATA存儲空間和XDATA存儲空間的一部分。8-KB SRAM是一個超低功耗的SRAM,當數(shù)字部分掉電時(供電模式2和3)能夠保留自己的內(nèi)容。這對于低功耗應用是一個很重要的功能。256 KB閃存塊為設備提供了內(nèi)電路可編程的非易失性程序存儲器,映射到CODE和XDATA

40、存儲空間。除了保存程序代碼和常量,非易失性程序存儲器允許應用程序保存必須保留的數(shù)據(jù),這樣在設備重新啟動之后可以使用這些數(shù)據(jù)。使用這個功能,例如可以利用已經(jīng)保存的網(wǎng)絡具體數(shù)據(jù),就不需要經(jīng)過完整的啟動、網(wǎng)絡尋找和加入過程。</p><p>　　CC2530的存儲映射如圖14,圖15,圖16。</p><p>　　圖14 XDATA存儲空間</p><p>　　圖15 C

41、ODE存儲空間 圖16 用于運行來自 SRAM的代碼的CODE存儲空間</p><p>　　CC2530包含的技術特點如下:</p><p>　?、倬哂?種不同的運行模式:主動模式、空閑模式和供電模式1、2、3;</p><p>　?、?個定時器,其中包括一個睡眠定時器。睡眠定時器可將系統(tǒng)從供電模式1、2切換到主動模式;&

42、lt;/p><p>　?、?個DMA,可以用來減輕8051 CPU內(nèi)核傳送數(shù)據(jù)操作的負擔,從而實現(xiàn)在高效利用電源的條件下的高性能;</p><p>　　④2個USART,它們能夠分別運行于異步UART模式或者同步SPI模式;</p><p>　?、輲в蠵HY的USB2.0全速控制器的接口;</p><p>　　⑥一個IEEE 802.15.4兼容

43、無線收發(fā)器;</p><p><b>　?、呖撮T狗定時器;</b></p><p>　?、鄻O高的接收靈敏度和抗干擾性能;</p><p>　?、彷敵龉β矢哌_4.5dBm;</p><p>　?、鈽O低的功耗。主動模式RX:24mA,主動模式TX: 29mA,供電模式3 (睡</p><p>　　眠

44、模式):0.4uA。</p><p>　　CC2530的工作模式:</p><p>　　主動模式:完全功能模式。穩(wěn)壓器的數(shù)字內(nèi)核丌啟,16MHZRC振蕩器或32 MHz晶體振蕩器運行,或者兩者都運行。32 kHz RCOSC振蕩器或32kHz XOSC運行。</p><p>　　空閑模式:除了CPU內(nèi)核停止運行(即空閑),其他和主動模式一樣。</p>

45、<p>　　供電模式1:穩(wěn)壓器的數(shù)字部分開啟。32MHz XOSC和16 MHz RCOSC都不運行。32 kHz RCOSC或32kHz XOSC運行。復位、外部中斷或睡眠定時器過期時系統(tǒng)將轉到主動模式。</p><p>　　供電模式2:穩(wěn)壓器的數(shù)字內(nèi)核關閉。32MHz XOSC和16 MHz RCOSC都不運行。32kHzRCOSC或32kHzXOSC運行。復位、外部中斷或睡眠定時器過期時系統(tǒng)將轉到

46、主動模式。</p><p>　　供電模式3:穩(wěn)壓器的數(shù)字內(nèi)核關閉。所有的振蕩器都不運行,只有外部中斷或復位才能使系統(tǒng)轉到主動模式。</p><p>　　(2)、無線通信發(fā)送模塊</p><p>　　無線通信發(fā)送模塊用于放置在汽車內(nèi)部,平時一直處于供電模式3 (即睡眠模式)狀態(tài)。MCP2030收到無線通信激勵源發(fā)出的125KHZ的特定喚醒信號,通過管腳發(fā)送一個脈沖信號

47、,使得CC2530收到一個外部IO中斷事件,促使其從睡眠模式切換到主動模式。</p><p>　　MCP2030是一款獨立模擬前端(Analog Front-End, AFE)器件,可用于低頻(Low-Frequency, LF)傳感和雙向通信應用。該器件具有8個可由外部器件讀取的可讀寫內(nèi)部配置寄存器,還有一個只讀的STATUS寄存器。其主要特點如下:</p><p>　?、?個用于輸入低

48、頻模擬信號的通道,各輸入通道可單獨使能或禁止;</p><p>　?、诟咻斎霗z測靈敏度(3mVPP,典型值),最低檢測輸入信號幅值可低至大約 1 mVPP;</p><p>　　③高調制深度靈敏度(低至8%);</p><p>　?、?種輸出選擇(解調數(shù)據(jù)、載波時鐘、接收信號強度指示(RSSI));</p><p>　?、葺斎胼d波頻率:12

49、5KHz,最大輸入數(shù)據(jù)速率:10Kbps;</p><p><b>　　⑥雙向收發(fā)通信;</b></p><p>　?、叩痛龣C電流:4uA(使能3個通道時),低工作電流:13uA(使能3個通道時);</p><p>　?、嗯c外部器件連接的串行外設接口(SPI);</p><p>　　⑨可編程天線調諧電容。</p&g

50、t;<p>　　MCP2030主要引腳的功能如下表5所示。</p><p>　　表5 MCP2030主要引腳的功能描述</p><p>　　由此可以看出,MCP2030內(nèi)部沒有CPU,所以需要由CC2530通過SH通信對其內(nèi)部的寄存器進行設置。</p><p>　　(3)、MCP2030電路設計</p><p>　　如圖17所示

51、,MCP2030的3路輸入管腳LCX、LCY、LCZ分別與3D天線的3個管腳相連。所謂3D天線,是在一個鐵芯的X、Y、Z軸分別繞阻線，使天線無論處在什么方向，都能很好的接收信號。C23、C24、C25這3個電容是它們各自所在路的輸入信號的協(xié)調電容。若要使該路信號的接收質量最好，則電容值與電感值應滿足公式，這里f值為125KHZ，而L則是該路上所繞阻線的電感值。</p><p>　　MCP2030 SPI通信的3個

52、管腳CS、SCLK、SDIO直接與CC2530的3個管腳相連。CC2530通過這3個管腳編輯MCP2030內(nèi)部寄存器。</p><p>　　圖17 MCP2030與CC2530的電路設計</p><p>　　(4)、CC2530電路設計</p><p>　　無線數(shù)據(jù)通過天線回路接收,經(jīng)過RF匹配網(wǎng)絡,最后傳輸?shù)叫酒琑F控制模塊中。所謂RF匹配網(wǎng)絡,是為了保證傳輸最大

53、的信號能量,減少回波對信號質量和可用功率的影響,保證信號的高質量。如圖18所示,U2是2.4GHz天線,C13、C14、C15、C16、C17、C18、LI、L2、L3 組成了 RF 匹配網(wǎng)絡。管腳 P1.0、P0.7、P0.6用來對MCP2030進行寄存器配置和通信。在進入調試模式下,P2.1是調試數(shù)據(jù)的雙向引腳,P2.2是調試時鐘的輸入引腳。Y1是32M晶振,振蕩器。CC2530可以選擇高精度的晶體振蕩器,也可以選擇低功耗的高頻RC

54、振蕩器,但當運行RF收發(fā)器時,必須使用32M晶體振蕩器。Y2是32.768KHz的晶振,用來驅動睡眠定時器,為看門狗定時器產(chǎn)生標記。</p><p>　　圖18 CC2530電路設計</p><p><b>　　5、心得體會</b></p><p>　　通過這次嵌入式課程設計，我得到了一次用所學知識與技能分析和解決問題的可貴的鍛煉機會。在常用編

55、程設計思路技巧的掌握方面都向前邁了一大步，為日后成為合格的應用型人才打下良好的基礎。</p><p>　　通過這次嵌入式課程設計，使我明白了只有付出過才會有收獲的喜悅，付出與收獲往往是成正比的。在這次設計過程中，自己投入了很多的時間與精力，從拿到課題到完成設計，這個過程中我發(fā)現(xiàn)自己很多的不足，第一，基礎知識不夠牢固。好在有良師益友的幫助，使自己的設計更加合理。第二，做事不夠細膩。在文檔的寫作過程中，容易出現(xiàn)一些語

56、句上的毛病，甚至出現(xiàn)前后語言不連貫的現(xiàn)象，這些習慣的養(yǎng)成與自己做事不細致是分不開的。當然，在發(fā)現(xiàn)自身不足的過程中，同時自身也有了一定的成長，比如，做事比以前更有耐心了，方法更多了，懂得多次嘗試，知道了不同的問題可以通過不同的方法去解決。只要你敢想，再加上理論與實踐，就可以得到意想不到的結果。同時也學會了如何將一篇報告做好。學會如何合理利用手中的資源。</p><p>　　通過本次的嵌入式設計，受益匪淺，充分意識到