高性能時鐘分布與偏斜調(diào)整技術(shù)研究.pdf

1、本文以降低時鐘偏斜，減小時鐘分布網(wǎng)絡(luò)功耗為出發(fā)點，深入研究了時鐘分布網(wǎng)絡(luò)的時鐘偏斜調(diào)整技術(shù)和功耗優(yōu)化技術(shù)，針對傳統(tǒng)時鐘系統(tǒng)存在的高復(fù)雜性、高功耗的問題，提出了基于相位對準的多層次多模式時鐘分布策略，并在此基礎(chǔ)上對實現(xiàn)該時鐘分布策略的關(guān)鍵電路進行了深入研究。該策略在避免傳統(tǒng)的基于延時平橫的時鐘分布網(wǎng)絡(luò)功耗高，占用面積大的問題的同時，可以有效的實現(xiàn)對PVT等環(huán)境因素引起的動態(tài)時鐘偏斜快速有效的調(diào)整。該策略在時鐘分布網(wǎng)絡(luò)的葉節(jié)點使用了類自定時

2、電路，從根本上消除了時鐘偏斜帶來的不良影響，并且有效的降低了時鐘網(wǎng)絡(luò)的功耗。本文的主要工作和創(chuàng)新包括以下幾個方面：
　　1.本文深入研究了時鐘分布網(wǎng)絡(luò)對同步電路的本質(zhì)作用，針對傳統(tǒng)延遲平衡時鐘分布網(wǎng)絡(luò)存在的復(fù)雜度高、功耗大的問題，提出了一種多層次多模式策略設(shè)計時鐘分布網(wǎng)絡(luò)，該策略可以有效提高時鐘分布網(wǎng)絡(luò)設(shè)計的靈活性，避免傳統(tǒng)設(shè)計方法全局時鐘延時平衡帶來的一系列問題，降低時鐘分布網(wǎng)絡(luò)的復(fù)雜度及功耗；實驗?zāi)M結(jié)果表明：與傳統(tǒng)的平衡式時

3、鐘通路延時策略相比，本文提出的多層次多模式策略具有以下優(yōu)點：對于高頻大規(guī)模數(shù)字IC芯片來說，無論是從時鐘網(wǎng)絡(luò)設(shè)計時間、硬件實現(xiàn)難易度，還是從芯片功耗、芯片面積的角度來比，本文提出的策略均優(yōu)于傳統(tǒng)的延時平衡時鐘分布策略，它使得時鐘網(wǎng)絡(luò)的設(shè)計用時大大縮短，同時極大的減少了時鐘緩沖的插入量，從而有效的減小時鐘網(wǎng)絡(luò)的面積開銷并顯著降低高頻VLSI系統(tǒng)的時鐘功耗。
　　2.基于提出的多層次多模式策略時鐘分布網(wǎng)絡(luò)，提出了支持該策略的分布式時鐘

4、相位檢測、集中式快速時鐘偏斜調(diào)整的調(diào)節(jié)模式，并設(shè)計實現(xiàn)了新型高精度低功耗時鐘偏斜補償電路Direct SMD-DLL。傳統(tǒng)的時鐘偏斜補償電路主要分為基于SMD和基于DLL的兩大類。DLL雖然調(diào)整精度高，但鎖定周期較長、功耗較大；SMD則具有鎖定周期短、功耗小的優(yōu)點但其精度較差，且不能自適應(yīng)的調(diào)整由于PVT等環(huán)境因素造成的動態(tài)時鐘偏斜，不能用于高性能微處理器為代表的高性能VLSI中。針對傳統(tǒng)時鐘偏斜調(diào)整電路的問題，本文提出了一種以Dire

5、ct SMD實現(xiàn)粗調(diào)、DLL實現(xiàn)細調(diào)的新型時鐘偏斜補償電路，并對它們進行了電路設(shè)計和版圖實現(xiàn)。后仿真結(jié)果表明：與最近提出的一些時鐘補償電路相比，該新型補償電路無論在鎖定時間，還是在芯片面積和功耗等方面都明顯優(yōu)于對照電路；能很好地滿足快速大范圍和高精度靜態(tài)時鐘偏斜調(diào)整的要求。
　　3.提出并設(shè)計實現(xiàn)了一種的新型低靜態(tài)誤差零死區(qū)的鑒相器，有效的滿足了高精度全局時鐘偏斜電路的需要，鑒相器是全局時鐘偏斜調(diào)整電路中的關(guān)鍵部件，其精度和靈敏度

6、高低決定了整個動態(tài)時鐘偏斜調(diào)整電路的補償精度。針對傳統(tǒng)鑒相器存在精度、靈敏度與避免死區(qū)不能兼顧的問題，本文結(jié)合二進制和線性鑒相器的優(yōu)點，提出并設(shè)計實現(xiàn)了一種新型混合型零死區(qū)鑒相器。實驗結(jié)果表明：其他常用鑒相器相比，本文提出的新型鑒相器既具有理想線性鑒相器鑒相精度高的優(yōu)點，又具有二進制鑒相器零死區(qū)的優(yōu)點，從而在有效提高鑒相器精度的同時避免了鑒相死區(qū)。從而為實現(xiàn)高精度全局時鐘偏斜調(diào)整提供了有效的電路支持。
　　4．提出了一種適用于區(qū)域

7、時鐘分布的快速時鐘偏斜調(diào)整策略并對其電路進行了設(shè)計和實現(xiàn)。該電路從區(qū)域時鐘分布的特點出發(fā)，實現(xiàn)了一種在參考時鐘作用下，以極低的電路成本實現(xiàn)了對時鐘偏斜的自動校正。電路采用參考時鐘做基準，利用兩級上拉和下拉管分別對超前和滯后的時鐘進行相位調(diào)整，電路結(jié)構(gòu)簡潔，每一級調(diào)整電路僅需10個晶體管，通過恰當?shù)脑O(shè)計各級調(diào)整晶體管的尺寸可以實現(xiàn)較高精度和極快速度的時鐘偏斜調(diào)整。電路仿真結(jié)果表明：該時鐘偏斜調(diào)整電路調(diào)整相位所用的時間相對原始的相位偏斜，幾

8、乎可以忽略不計。通過適當選取各個晶體管的尺寸，該電路可以成功的調(diào)整高達時鐘周期50％的相位偏斜。而且通過蒙特卡羅分析可以得知，該電路即使在電源電壓波動達20%時仍然工作正常。
　　5．基于在本課題提出的多層次多模式時鐘分布策略，最后一個層次采用類似自定時電路的結(jié)構(gòu)，較好的避免了時鐘偏斜的問題。消除了傳統(tǒng)時鐘分布網(wǎng)絡(luò)最后一級時鐘分布網(wǎng)絡(luò)帶來的大量功耗。本文提出并實現(xiàn)了一種類自定時時序邏輯，其定時信號由本地生成，避免了高速時鐘分布引起

9、的所有問題和開銷。由于同步系統(tǒng)中時鐘周期的長短取決于流水線序列中最慢的路徑，而在自定時系統(tǒng)中每個流水站只要完成計算即可馬上向下一站傳送結(jié)果，因此該類自定時邏輯的等效時鐘周期等于各流水站的平均延時。相對于同步時序邏輯，類自定時邏輯可有效的發(fā)掘電路的潛力、改善系統(tǒng)性能。該自定時電路在功耗上相對同步電路也有明顯的優(yōu)勢，首先自定時電路避免了時鐘分布網(wǎng)絡(luò)、時鐘緩沖、時鐘驅(qū)動帶來的大量功耗。其次，由于定時信號只在需要時產(chǎn)生，實際是一種最細粒度的門控

10、時鐘，可以取得比同步系統(tǒng)中門控時鐘更優(yōu)越的降耗結(jié)果。電路的版圖后仿真結(jié)果表明：該自定時電路以極小的電路面積，有效的實現(xiàn)了自定時的目的。其建立時間非常短，幾乎接近于零，波形的上升沿陡峭，性能十分優(yōu)良。
　　綜上所述，本文深入全面地研究了時鐘分布網(wǎng)絡(luò)的相關(guān)優(yōu)化與偏斜調(diào)整技術(shù)，實現(xiàn)了全局、局部的高性能時鐘偏斜電路，提出并實現(xiàn)了基于類自定時電路的準異步電路，較好的避免了時鐘分布末端的時鐘偏斜問題，并顯著降低了時鐘系統(tǒng)帶來的功耗。該研究關(guān)系