存儲(chǔ)芯片糾檢錯(cuò)電路設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf

1、受宇宙空間中輻射的影響，衛(wèi)星上的雙穩(wěn)態(tài)器件如靜態(tài)存儲(chǔ)器SRAM可能會(huì)發(fā)生單粒子翻轉(zhuǎn)效應(yīng)SEU(SignalEventUpset)。SEU可能會(huì)造成存儲(chǔ)器某一位的數(shù)據(jù)從一個(gè)穩(wěn)態(tài)變化到另一個(gè)穩(wěn)態(tài)，而存儲(chǔ)器的數(shù)據(jù)變化又會(huì)使星載計(jì)算機(jī)系統(tǒng)的指令或是數(shù)據(jù)出錯(cuò)，嚴(yán)重時(shí)可能導(dǎo)致整個(gè)星載計(jì)算機(jī)系統(tǒng)的崩潰。因此需要尋找一種辦法來(lái)糾錯(cuò)或是容錯(cuò)。實(shí)現(xiàn)星載計(jì)算機(jī)容錯(cuò)或糾錯(cuò)的辦法有很多，本課題采用的是差錯(cuò)控制編碼的方法來(lái)對(duì)SRAM實(shí)現(xiàn)糾錯(cuò)和檢錯(cuò)。本文詳細(xì)介紹了E

2、DAC電路結(jié)構(gòu)的設(shè)計(jì)過(guò)程、仿真過(guò)程以及在FPGA上的調(diào)試過(guò)程，對(duì)于減少因單粒子翻轉(zhuǎn)而造成的存儲(chǔ)器軟錯(cuò)誤，提高星載計(jì)算機(jī)的整體可靠性有著非常重要的意義。
　　本文首先闡述了糾錯(cuò)編碼的基本理論，在考慮SEU發(fā)生的小概率特點(diǎn)的基礎(chǔ)上，論證了各種糾錯(cuò)編碼在存儲(chǔ)器應(yīng)用領(lǐng)域的優(yōu)缺點(diǎn)和可行性，最終選擇了(13，8)漢明碼來(lái)設(shè)計(jì)糾錯(cuò)電路。然后參考經(jīng)典的EDAC(ErrorDetectionAndCorrection)電路提出了一種時(shí)序控制方式更為