基于PCI總線的高速數(shù)據(jù)采集卡設(shè)計.pdf

1、隨著大規(guī)模集成電路和計算機技術(shù)的飛速發(fā)展，數(shù)字技術(shù)滲透到各個技術(shù)領(lǐng)域。但是自然界中大多數(shù)物理信號卻是模擬信號，因此，將模擬信號轉(zhuǎn)化成數(shù)字信號是進行信號處理和分析的首要前提。數(shù)據(jù)采集系統(tǒng)即是完成將模擬信號轉(zhuǎn)換成計算機能識別的數(shù)字信號的任務(wù)。 傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)是基于ISA總線設(shè)計的，由于ISA總線帶寬的限制，無法滿足高速數(shù)據(jù)傳輸?shù)囊蟆６鳳CI局部總線的引入，打破了數(shù)據(jù)傳輸?shù)钠款i，它以其優(yōu)異的性能成為微機總線的主流?；赑CI總線

2、的數(shù)據(jù)采集系統(tǒng)是高速數(shù)據(jù)采集的發(fā)展方向。傳統(tǒng)數(shù)據(jù)采集卡一般使用SRAM或SDRAM作為數(shù)據(jù)緩存，SRAM容量小，價格昂貴，SDRAM價格便宜，但數(shù)據(jù)傳輸帶寬有限，本文采用DDRSDRAM作為緩存，存取速率高，存儲容量大，且價格便宜。 本文從硬件設(shè)計和驅(qū)動程序開發(fā)兩個方面對基于PCI總線的高速數(shù)據(jù)采集卡進行了研究。論文中首先討論了DDRSDRAM的特性，DDR控制器的基本結(jié)構(gòu)和時序，以及PCI總線的基本結(jié)構(gòu)和時序，并介紹了FPGA

3、的基本原理和開發(fā)過程。然后對基于PCI總線的高速數(shù)據(jù)采集卡的各模塊進行了詳細的設(shè)計，包括AD轉(zhuǎn)換接口設(shè)計，DDR控制器設(shè)計和PCI總線控制器模塊設(shè)計。文中采用FPGA實現(xiàn)了DDR控制器功能和PCI總線控制器功能。外加DDR存儲器作為高速緩存是提高數(shù)據(jù)采集卡采樣速率的一個重要措施，AD轉(zhuǎn)換芯片的數(shù)據(jù)通過DDR控制器存入DDRSDRAM，DDRSDRAM中的數(shù)據(jù)再通過PCI總線傳給上位機處理，完成了對信號的采樣、數(shù)據(jù)的存儲和傳輸功能。論文給