一種低相位噪聲頻率合成器的設計.pdf

1、鎖相環(huán)是無線接收機中一個重要的組成部分，但是鎖相環(huán)的輸出時鐘周期會因為噪聲的影響而改變。這在時域上表現(xiàn)為時鐘抖動，在頻域上表現(xiàn)為相位噪聲。本文設計了在以設計一種低相位噪聲的頻率合成器的前提下，對整個PLL的模塊進行了新的組合設計。 通過分析整個相位噪聲在系統(tǒng)中的傳輸特性，優(yōu)化設計了整個頻率合成器的特征參數(shù)，達到降低相噪的目的。 具體到實際的電路中，同過對VCO相噪機制的分析，設計了一種交叉耦合性LC-VCO結構，并且

2、在其中引入了電容陣列結構，有效的降低了壓控增益，從而降低了VCO的相位噪聲，并且對整個系統(tǒng)相位噪聲的減少有重要的影響。另外，通過引入電容陣列，也增大了VCO的調(diào)諧范圍，使VCO大的工作范圍更大了。 在電荷泵的中，充分考慮的各種電荷泵的優(yōu)缺點，對電荷泵中的非理想效應，電荷泄漏，電荷失配進行了詳細的分析，最會設計了一種電流陀結構的電荷泵。 在分頻器和鑒頻鑒相器的選擇設計上，分別選用了多模分頻器和無死區(qū)結構的鑒頻鑒相器，大大降