基于軟件無(wú)線電的數(shù)字基帶信號(hào)處理技術(shù)的研究.pdf

1、隨著大規(guī)?？删幊唐骷陌l(fā)展,FPGA以其靈活的可編程特性、豐富的片上資源和性能優(yōu)勢(shì),在數(shù)字信號(hào)處理領(lǐng)域獲得了越來(lái)越廣泛的應(yīng)用。本設(shè)計(jì)根據(jù)SDR(軟件無(wú)線電)的思想,基于Xilinx公司Virtex-4系列的FPGA提出了一個(gè)數(shù)字信號(hào)處理系統(tǒng)的方案,發(fā)送端包括了信道編碼模塊(2,1,7)卷積碼編碼器和GMSK(高斯最小頻移鍵控)調(diào)制模塊在內(nèi)的兩個(gè)子模塊,其中GMSK模塊能獲得比MSK方式更好的頻譜性能,解決了MSK頻譜利用率低的問(wèn)題,調(diào)制

2、前差分預(yù)編碼模塊的引入使得發(fā)送的信號(hào)既能被相干接收機(jī)解調(diào)也能夠被諸如采用二比特差分譯碼的非相干接收機(jī)解調(diào),提高了調(diào)制模塊的適用性。接收端則是由相干解調(diào)模塊和維特比(Viterbi)譯碼模塊兩個(gè)模塊構(gòu)成,其中相干解調(diào)較之非相干解調(diào)方法誤碼率較低,維特比譯碼模塊的引入也大大提高了系統(tǒng)進(jìn)行數(shù)據(jù)傳輸?shù)目煽啃浴?br>　　 設(shè)計(jì)通過(guò)MATIAB進(jìn)行模型的建立和仿真,在ISE開發(fā)環(huán)境中編寫Verilog程序并使用Ipcore配置向?qū)陆K單元,