JPEG2000中位平面編碼的VLSI設(shè)計與軟核實現(xiàn).pdf

1、JPEG2000是新一代圖像/視頻編碼標準，它采用了兩種新的算法：離散小波變換（DWT）和優(yōu)化截斷的嵌入式塊編碼（EBCOT）。這兩種算法的采用使得JPEG2000具有比以前標準根多優(yōu)秀的特性，但同時這兩種算法也具有比較高的復雜度，使得實現(xiàn)起來比以前標準JPEG要困難。尤其是優(yōu)化截斷的嵌入式塊編碼模塊（EBCOT）為系統(tǒng)編碼中最耗時的運算單元，已經(jīng)成為整個編碼系統(tǒng)處理速度的瓶頸。 自從JPEG2000標準推出以來，許多軟件公司推

2、出了它們的圖像處理軟件，已有的圖像處理軟件則推出了它們的基于JPEG2000的插件。這些都促進的JPEG2000標準在商業(yè)上的流通。但是直到目前為止JPEG2000的硬件實現(xiàn)還不是十分成熟，研究JPEG2000的高效硬件實現(xiàn)仍是當前的一個研究熱點。因此，本文從實際應用的角度出發(fā)，針對JPEG2000編碼系統(tǒng)中的最復雜的位平面編碼模塊進行了硬件實現(xiàn)方法的研究。整合提出了一種VLSI實現(xiàn)的位平面編碼器的硬件架構(gòu)，并利用Verilog HDL

3、硬件描述語言開發(fā)了RTL代碼級的軟核。 本文首先簡要介紹了JPEG2000標準及其編碼系統(tǒng)中關(guān)鍵模塊的結(jié)構(gòu)和原理，然后重點分析了位平面編碼算法的實現(xiàn)原理。三個編碼通道的掃描和位平面的個數(shù)增加了位平面編碼的循環(huán)操作，需要耗用大量的時鐘周期。而利用硬件來實現(xiàn)此模塊，則可以利用硬件方式直接處理系數(shù)位編碼及利用合理的存儲空間分配降低數(shù)據(jù)的讀取操作次數(shù)，從而提高位平面編碼模塊的處理性能。 本文在對現(xiàn)有的位平面編碼器的各類硬件實現(xiàn)方