基于FPGA高分辨率短時間間隔測量的研究與實現(xiàn).pdf

1、時間間隔測量在導航定位、航空航天、通訊、電子儀器、天文、計量、電子技術等眾多領域有著廣泛的應用。隨著這些領域技術的發(fā)展，對時間間隔測量的精度提出了更高的要求。
　　 本文基于脈沖計數(shù)法的基礎上提出了等效脈沖計數(shù)法，等效脈沖計數(shù)法的原理是通過鎖相環(huán)對原始計數(shù)時鐘信號進行倍頻和移相后獲得n路具有固定相移的計數(shù)時鐘信號，然后用這n路計數(shù)時鐘對閘門信號進行計數(shù)，相加后得到被測時間間隔閘門信號。然而，在等效脈沖計數(shù)法中，為了獲得這n路具有

2、固定相移的信號，往往需要幾個鎖相環(huán)才能完成。因此，為了減少鎖相環(huán)的個數(shù)，針對FPGA的內部結構對該方法進行了改進，提出了改進等效脈沖計數(shù)法。改進等效脈沖計數(shù)法的原理通過對時間間隔閘門信號進行延時，得到n個延時依次相差τ的閘門信號，然后利用鎖相環(huán)對原始計數(shù)時鐘信號進行倍頻，對各個閘門信號進行計數(shù)，最后相加得到被測信號的時間間隔閘門信號。
　　 本文詳細的介紹了等效脈沖計數(shù)法和改進等效脈沖計數(shù)法的軟件以及硬件實現(xiàn)。軟件實現(xiàn)主要通過硬