基于FPGA的智能配電自動(dòng)化終端設(shè)備的硬件系統(tǒng)設(shè)計(jì).pdf_第1頁(yè)
已閱讀1頁(yè),還剩76頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、隨著工業(yè)規(guī)模的擴(kuò)大以及科學(xué)技術(shù)的發(fā)展,電氣化程度越來(lái)越高,用電量與日俱增,電網(wǎng)系統(tǒng)中不穩(wěn)定因素增多,用戶對(duì)電力供應(yīng)的質(zhì)量要求不斷提高,對(duì)電網(wǎng)的穩(wěn)定性提出更高的要求。隨著我國(guó)電網(wǎng)改造,解決供電可靠性和供電的經(jīng)濟(jì)性,配電網(wǎng)結(jié)構(gòu)的不合理以及設(shè)備技術(shù)性能落后等問(wèn)題突顯,解決這些問(wèn)題,實(shí)施配電自動(dòng)化改造尤為關(guān)鍵。
  利用FPGA邏輯設(shè)計(jì)進(jìn)行數(shù)字信號(hào)處理,與利用DSP芯片進(jìn)行數(shù)字信號(hào)處理時(shí)相比,F(xiàn)PGA邏輯設(shè)計(jì)所需時(shí)鐘頻率相對(duì)較低。而且可F

2、PGA邏輯設(shè)計(jì)可以將CPU串行執(zhí)行的算法指令編寫成可以并行處理的硬件邏輯,從而有效提高數(shù)字信號(hào)的處理速度。此外,利用FPGA邏輯可以設(shè)計(jì)出有一些對(duì)時(shí)間要求較為特殊或結(jié)構(gòu)特殊的硬件邏輯來(lái)實(shí)現(xiàn)不同的功能和算法。所以,利用FPGA邏輯設(shè)計(jì)對(duì)配電遠(yuǎn)方智能終端的電網(wǎng)電能信號(hào)進(jìn)行快速傅里葉變換計(jì)算,相對(duì)基于ARM或其他CPU的串行方式,F(xiàn)PGA邏輯設(shè)計(jì)不僅運(yùn)算速度快,而且設(shè)計(jì)靈活度高,具有很高的開(kāi)發(fā)價(jià)值。
  本文提出利用現(xiàn)場(chǎng)可編程門陣列(F

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論