面向異構(gòu)多核處理器的統(tǒng)一編程及分開(kāi)編譯設(shè)計(jì)與實(shí)現(xiàn).pdf

1、近年來(lái)，集成電路工藝得到了巨大發(fā)展，使得在單芯片上集成多個(gè)處理器核來(lái)完成更復(fù)雜、更大型的計(jì)算任務(wù)成為可能。多核處理器分為同構(gòu)多核處理器和異構(gòu)多核處理器，異構(gòu)多核處理器中集成了多個(gè)架構(gòu)不同的處理器核，不同架構(gòu)的處理器核處理工作任務(wù)中不同類型的操作。相比同構(gòu)多核處理器，異構(gòu)多核處理器在特定應(yīng)用領(lǐng)域能發(fā)揮出更高的效能。異構(gòu)多核處理器的出現(xiàn)為高性能計(jì)算帶來(lái)契機(jī)，但其底層的異構(gòu)以及多級(jí)的存儲(chǔ)層次給編程者帶來(lái)困難，異構(gòu)系統(tǒng)中的編程問(wèn)題成為制約異構(gòu)系

2、統(tǒng)發(fā)展的重要瓶頸。
　　本文首先分析了異構(gòu)編程困難的幾方面因素，然后介紹了近年來(lái)學(xué)術(shù)界和業(yè)界在研究異構(gòu)編程方面所取得的研究成果，但異構(gòu)多核系統(tǒng)中的不同處理器核通常有著不同的體系結(jié)構(gòu)和性能優(yōu)化模型，很難設(shè)計(jì)一種通用的異構(gòu)編程策略適用于各種異構(gòu)平臺(tái)。圍繞著異構(gòu)編程問(wèn)題，本文研究?jī)?nèi)容和工作包括:(1)概述了異構(gòu)多核處理器中的抽象模型、互連通信、存儲(chǔ)結(jié)構(gòu)以及程序執(zhí)行模型。(2)分析了主從式單邊異構(gòu)結(jié)構(gòu)的處理器特性，引入功能卸載編程模型，采

3、用一種基于編程語(yǔ)言擴(kuò)展關(guān)鍵字的方式描述異構(gòu)特性，以實(shí)現(xiàn)異構(gòu)多核代碼的統(tǒng)一編程，同時(shí)提出了統(tǒng)一編程方式下異構(gòu)多核代碼的分開(kāi)編譯方法，并設(shè)計(jì)實(shí)現(xiàn)了分開(kāi)編譯系統(tǒng)。(3)研究了異構(gòu)多核間的通信設(shè)計(jì)?；谄瞎蚕韮?nèi)存的特性，設(shè)計(jì)了內(nèi)存管理機(jī)制實(shí)現(xiàn)異構(gòu)多核間數(shù)據(jù)的傳遞;利用核間中斷機(jī)制來(lái)實(shí)現(xiàn)多核之間的同步，自旋鎖機(jī)制實(shí)現(xiàn)共享內(nèi)存數(shù)據(jù)的互斥訪問(wèn);最后在分析目標(biāo)文件的基礎(chǔ)上，設(shè)計(jì)了一個(gè)從核可執(zhí)行程序的加載器。(4)設(shè)計(jì)了兩個(gè)測(cè)試方案驗(yàn)證分開(kāi)編譯系統(tǒng)的設(shè)