基于共享總線的多核實(shí)時(shí)系統(tǒng)WCET分析.pdf

1、憑借著高性能、低功耗的特點(diǎn)，多核處理器在嵌入式實(shí)時(shí)系統(tǒng)中的應(yīng)用越來(lái)越廣泛。然而，由多核實(shí)時(shí)系統(tǒng)造成的一個(gè)最大問(wèn)題是人們無(wú)法對(duì)此系統(tǒng)的時(shí)間屬性做出比較精確的預(yù)測(cè)。在多核系統(tǒng)中，訪存總線通常作為一個(gè)非常重要的共享資源。通過(guò)共享訪存總線，多核系統(tǒng)中的處理器核心可以對(duì)主存進(jìn)行訪問(wèn)。但是多個(gè)處理核心對(duì)共享總線并行訪問(wèn)時(shí)會(huì)產(chǎn)生沖突，從而導(dǎo)致訪存延遲時(shí)間難以預(yù)測(cè)。
　　基于這一背景，本文主要研究的內(nèi)容是通過(guò)模型檢測(cè)技術(shù)來(lái)分析共享總線對(duì)多核實(shí)時(shí)系

2、統(tǒng)WCET的影響。本文所研究的多核系統(tǒng)模型是每個(gè)處理器核心都擁有一個(gè)私有的Cache，并且這些處理器核心可以通過(guò)共享訪存總線來(lái)對(duì)主存進(jìn)行訪問(wèn)。本文首先利用基于抽象解釋技術(shù)的Cache分析方法來(lái)對(duì)此系統(tǒng)中指令Cache的行為進(jìn)行分析，從而可以得到運(yùn)行在每個(gè)處理器核心上的程序指令在Cache中是否命中的信息。根據(jù)這些信息，本文采用模型檢測(cè)器UPPAAL來(lái)對(duì)程序的執(zhí)行過(guò)程進(jìn)行時(shí)間自動(dòng)機(jī)建模。這些程序時(shí)間自動(dòng)機(jī)模型能夠準(zhǔn)確地模擬出程序在執(zhí)行過(guò)程

3、中訪問(wèn)總線的時(shí)間行為。在本文中，共享總線的行為也通過(guò)時(shí)間自動(dòng)機(jī)進(jìn)行建模。最后，通過(guò)運(yùn)行UPPAAL對(duì)由上述時(shí)間自動(dòng)機(jī)模型構(gòu)成的多核系統(tǒng)模型進(jìn)行檢測(cè)，從而可以得到程序WCET值。
　　基于上述WCET分析技術(shù)，本文設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)能夠?qū)诠蚕砜偩€的多核實(shí)時(shí)系統(tǒng)WCET進(jìn)行分析的工具，此WCET分析工具能夠自動(dòng)生成程序時(shí)間自動(dòng)機(jī)模型和總線時(shí)間自動(dòng)機(jī)模型，并自動(dòng)分析出程序WCET值。通過(guò)此WCET分析工具，本文分別對(duì)基于TDMA總線和