高速電子系統(tǒng)電源分配網(wǎng)絡(luò)噪聲抑制與隔離.pdf

1、近年來，CMOS工藝技術(shù)的飛速進(jìn)步推動電子系統(tǒng)朝著高性能、低電壓、高密度、高功耗方向發(fā)展。隨著電子系統(tǒng)工作頻率不斷攀升，電源分配網(wǎng)絡(luò)（PDN）的分立與寄生效應(yīng)逐漸突出，PDN噪聲帶來更為嚴(yán)重的影響，電源完整性設(shè)計將會更具挑戰(zhàn)性。因為PDN噪聲能量的頻譜分布越來越寬，PDN對噪聲、干擾與電壓波動的免疫性越來越差，直流供電噪聲容限也不斷下降。抑制PDN噪聲已經(jīng)成為高速數(shù)字系統(tǒng)或混合信號系統(tǒng)的重大難題之一。
　　本文首先介紹了高速電子系

2、統(tǒng)PDN的結(jié)構(gòu)組成以及各部分的功能，在此基礎(chǔ)上，討論了中低頻時PDN中電源或地結(jié)點(diǎn)的寄生電感造成的同步開關(guān)噪聲（SSN）以及高頻時平面諧振以及非理想返回路徑(RPD)誘發(fā)的PDN噪聲。
　　本文對中低頻時可有效抑制PDN噪聲的去耦電容網(wǎng)絡(luò)設(shè)計方法作了相對詳細(xì)的分析與討論。為實現(xiàn)PDN噪聲抑制頻帶無縫銜接，文中重點(diǎn)提出一種改進(jìn)的低周期的增強(qiáng)型AI-EBG，可用于抑制超寬帶地彈噪聲（GBN），實現(xiàn)了從400MHz到9.5GHz寬頻段-

3、40dB的噪聲抑制深度，克服了傳統(tǒng)EBG結(jié)構(gòu)噪聲抑制帶寬較窄和下截止頻率較高的不足。結(jié)合去耦電容網(wǎng)絡(luò)設(shè)計方法與增強(qiáng)型AI-EBG結(jié)構(gòu)，可以覆蓋低中頻以及高頻范圍，對PDN噪聲實現(xiàn)有效的抑制與隔離。
　　本文同時探討了EBG應(yīng)用于高速電路抑制PDN噪聲時可能出現(xiàn)的問題，如信號完整性問題與抑制噪聲功能退化問題。在實際應(yīng)用時，當(dāng)信號走線參考不完整的EBG電源平面時，出現(xiàn)的信號完整性問題可以通過采用差分信號和改進(jìn)的嵌入式EBG設(shè)計來改善。