JPEG2000位平面解碼器VLSI結(jié)構(gòu)設(shè)計(jì).pdf

1、隨著計(jì)算機(jī)技術(shù)、通信技術(shù)、網(wǎng)絡(luò)技術(shù)等技術(shù)快速發(fā)展，數(shù)字圖像被廣泛應(yīng)用于通信、互聯(lián)網(wǎng)、醫(yī)療、電子商務(wù)、遙感衛(wèi)星、軍事、法律等各個(gè)領(lǐng)域，導(dǎo)致數(shù)據(jù)量呈指數(shù)級(jí)增長。巨大的數(shù)據(jù)量對(duì)圖像的處理、存儲(chǔ)和傳輸造成極大壓力，因此圖像壓縮技術(shù)在數(shù)字圖像應(yīng)用中具有重要作用。
　　JPEG2000是一種性能優(yōu)越的圖像壓縮標(biāo)準(zhǔn)，具有碼率可控、壓縮倍數(shù)高、適合網(wǎng)絡(luò)傳輸?shù)葍?yōu)點(diǎn)，對(duì)自然圖像、合成圖像、衛(wèi)星圖像、醫(yī)學(xué)圖像等各類圖像均具有良好的適用性。目前國內(nèi)已有西

2、安電子科技大學(xué)圖像傳輸與處理研究所研制的高性能JPEG2000編碼芯片“雅芯二號(hào)”用于航天領(lǐng)域，但是 JPEG2000解碼系統(tǒng)的高速硬件實(shí)現(xiàn)仍有待突破。其主要原因是復(fù)雜的解碼算法使JPEG2000難以滿足實(shí)時(shí)性處理要求，尤其是JPEG2000中的位平面解碼部分的算法復(fù)雜度高、開發(fā)周期長、處理時(shí)延大，造成JPEG2000高速硬件解碼系統(tǒng)實(shí)現(xiàn)困難。因此，深入研究JPEG2000位平面解碼器硬件實(shí)現(xiàn)具有重要意義。
　　在結(jié)合JPEG20

3、00算法標(biāo)準(zhǔn)和FPGA硬件平臺(tái)特點(diǎn)的基礎(chǔ)上，本研究的總體目標(biāo)是在 Xilinx公司的VC707開發(fā)板上實(shí)現(xiàn) JPEG2000解碼系統(tǒng)，達(dá)到入口速率是100Mbps。本文研究的主要內(nèi)容有以下兩部分：
　　(1)本文設(shè)計(jì)了采取列掃描、列跳過方案的3×4的寄存器掃描窗口，并對(duì)一列樣本點(diǎn)的上下文采取預(yù)計(jì)算的方法，給出了寄存器窗口、上下文生成及更新、四種編碼原語的VLSI結(jié)構(gòu)，同時(shí)給出了三個(gè)通道的狀態(tài)跳轉(zhuǎn)圖，并采用高級(jí)綜合HLS(High-

4、level Synthesis)實(shí)現(xiàn)位平面解碼部分。對(duì)比傳統(tǒng)手寫代碼的開發(fā)方式，HLS具有開發(fā)速度快、方案調(diào)整靈活的優(yōu)點(diǎn)，因而整個(gè)位平面解碼器采用HLS實(shí)現(xiàn)。
　　(2)本文深入分析JPEG2000解碼系統(tǒng)各部分處理速度，制定了高效存儲(chǔ)調(diào)度方案并完成DDR(Double Data Rate SDRAM)控制器的設(shè)計(jì)。
　　本文的工作重點(diǎn)是JPEG2000解碼系統(tǒng)中位平面解碼部分以及DDR存儲(chǔ)調(diào)度部分的研究和實(shí)現(xiàn)。采用HLS完

5、成了位平面解碼器設(shè)計(jì)，解決了傳統(tǒng)手寫Verilog/VHDL代碼開發(fā)周期長、開發(fā)流程復(fù)雜的問題，并且能通過 HLS約束形成各種結(jié)構(gòu)適用于不同速度、不同資源需求的應(yīng)用場景。在 VC707開發(fā)板上實(shí)現(xiàn)后，位平面解碼器出口速率最高達(dá)98.1Mbps，資源占用在3％以內(nèi)，比標(biāo)準(zhǔn)算法串行解碼的結(jié)構(gòu)平均吞吐率提高5倍，資源占用減少一半以上。結(jié)合高效的DDR存儲(chǔ)調(diào)度方案，可對(duì)入口速率為100Mbps、壓縮倍數(shù)為2倍和4倍的碼流進(jìn)行處理，能滿足一般的實(shí)